DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

009657412 \*\*Image available\*\*
WPI Acc No: 1993-350964/199344

XRPX Acc No: N93-270742

TTL to CMOS translating input buffer circuit with dual thresholds for high dynamic current and low static current — has expanded input stage which switches data signal voltage levels at a lower TTL first threshold voltage level and switches the enhancing pull-up current at a higher specified second threshold voltage level

Patent Assignee: NAT SEMICONDUCTOR CORP (NASC )

Inventor: THURSTON B W

Number of Countries: 004 Number of Patents: 005

Patent Family:

| Patent No  | Kind | Date     | Applicat No | Kind | Date     | Week     |   |
|------------|------|----------|-------------|------|----------|----------|---|
| US 5256916 | Α    | 19931026 | US 92838394 | A    | 19920218 | 199344 B | } |
| FR 2687518 | A1   | 19930820 | FR 931737   | Α    | 19930216 | 199345   |   |
| JP 6053813 | Α    | 19940225 | JP 9380015  | Α    | 19930218 | 199413   |   |
| TW 222360  | Α    | 19940411 | TW 92110304 | Α    | 19921223 | 199420   |   |
| JP 3120920 | B2   | 20001225 | JP 9380015  | Α    | 19930218 | 200102   |   |

Priority Applications (No Type Date): US 92838394 A 19920218

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

US 5256916 A 14 H03K-019/20
FR 2687518 A1 H03K-019/017
JP 6053813 A H03K-019/0185
TW 222360 A H03K-017/12

JP 3120920 B2 15 H03K-019/0185 Previous Publ. patent JP 6053813

Abstract (Basic): US 5256916 A

A TTL to CMOS translating input buffer circuit receives TTL input data signals at an input (VIN) and delivers CMOS data signals at an output (VOUT). The input buffer circuit is provided with an expanded first stage with expanded pull-up circuit (P1) and pull-down circuit (N1) having control gate nodes coupled to the input (VIN). The pull-up and pull-down circuits (P1,N1) are constructed to provide dual switching thresholds at the input (VIN). A first stage output pull-up and pull-down circuit (P1R,P1L,N1L) switches at a relatively lower first threshold voltage level and a pull-up enhancer circuit (P1E,13,14) switches at a relatively higher second threshold voltage level.

The pull-up and pull-down circuits (P1, N1) of the expanded first stage are constructed for switching dynamic current at an output node (m1) at the relatively lower first threshold voltage level for data signal transitions between high and low potential levels at the output node (m1). The pull-up enhancer circuit (P1E, I3, I4) switches static

current (ICCT) through the output node (m1) at the relatively higher second threshold voltage level to reduce static current (ICCT) during a static low potential level data signal (L) at the output node (m1). The expanded pull-up circuit (P1) incorporates a static current restricting first pull-up transistor (P1R), a dynamic current enhancing second pull-up transistor (P1E) coupled in parallel with the first pull-up transistor (P1R), and at least one pull-up current summing third pull-up transistor (P1L, P1LA, P1LB) coupled to the output node (m1).

USE/ADVANTAGE — Applicable to both CMOS and combined bipolar and CMOS (BICMOS) circuits. Provides new input buffer circuit with expanded input stage having enhanced dynamic pull—up current during LH transitions at intermediate output node in response to HL transitions at input to increase switching speed. Channel dimensions and channel width ratios of input buffer circuit input stage CMOS transistors may be scaled and selected for programming a wide range of circuit operating parameters according to circuit applications.

Dwg. 2A/7

Title Terms: TTL; CMOS; TRANSLATION; INPUT; BUFFER; CIRCUIT; DUAL;
THRESHOLD; HIGH; DYNAMIC; CURRENT; LOW; STATIC; CURRENT; EXPAND; INPUT;
STAGE; SWITCH; DATA; SIGNAL; VOLTAGE; LEVEL; LOWER; TTL; FIRST; THRESHOLD; VOLTAGE; LEVEL; SWITCH; ENHANCE; PULL; UP; CURRENT; HIGH; SPECIFIED;
SECOND; THRESHOLD; VOLTAGE; LEVEL

OLOGID, TIMESTOLD, TOLITICE

Derwent Class: U21

International Patent Class (Main): H03K-017/12; H03K-019/017; H03K-019/0185

: H03K-019/20

International Patent Class (Additional): H03K-019/0175

File Segment: EPI

?

# (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平6-53813

(43)公開日 平成6年(1994)2月25日

(51) Int. Cl. 5

識別記号

FΙ

H03K 19/0185

8941-5J

H03K 19/00

101

審査請求 未請求 請求項の数25 (全12頁)

(21)出願番号

特願平5-80015

(22)出願日

(32)優先日

平成5年(1993)2月18日

(31)優先権主張番号 838394

(33)優先権主張国

1992年2月18日

米国 (US)

(71)出願人 592258052

ナショナル・セミコンダクタ・コーポレイ

NATIONAL SEMICONDUC

TOR CORPORATION

アメリカ合衆国カリフォルニア州サンタ・

クララ、メール・ストップ16-135、ピー

・オー・ボックス58090、セミコンダクタ

・ドライブ 2900

(72) 発明者 ブライアン・ダブリュー・サーストン

アメリカ合衆国メーン州カンパーランド、

ロングウッズ・ロード 159

(74)代理人 弁理士 竹内 澄夫 (外2名)


(54)【発明の名称】大ダイナミック電流と小スタティック電流のための二重しきい値電圧を有するTTLからCMOS へ移行する入力バッファー回路

(57)【要約】

(修正有)

【目的】高速かつ低消費電力のためのTTLからCMO Sへ移行する入力バッファー回路を提供する。

【構成】入力バッファー回路は、入力Vに接続されたゲ ート制御ノードをもつ拡大されたプルアップ回路P1 と、プルダウン回路N1をもって拡大された第一ステー ジを有する。プルアップ及びプルダウン回路 P1, N1 は、入力Vにおいて二重スイッチしきい値電圧を与え る。第一ステージ出力プルアップ及びプルダウン回路P 1R, P1L, N1Lは, 比較的低い第一しきい値電圧 レベルでスイッチする。プルアップ強化回路P1E, I 3、 I 4は、比較的高い第二しきい値電圧レベルでスイ ッチする。拡大された第一ステージのプルアップ及びプ ルダウン回路P1, N1は,出力ノードmlにおいて高 と低電位レベルの間のデータ信号遷移のための、比較的 低い第一しきい値電圧レベルで、出力ノードmlでのダ イナミック電流をスイッチする。



# 【特許請求の範囲】

【請求項1】 高(H) 電位と低(L) 電位のデータ信号を受け取る入力( $V_{1}$ ) と、データ信号を通す出力ノード(m1) を有するCMOSへ移行するTTL入力パッファー回路であって、

前記入力パッファー回路は、出力ノード (m1) へソース電流を流すため接続されたプルアップ回路 (P1) と、出力ノード (m1) から流出電流を流すプルダウン回路 (N1) を有する第一ステージから成り、前記プルアップとプルダウン回路 (P1,N1) は入力 (V1) に接続された制御ゲートノードを有し、前記プルアップとプルダウン回路 (P1,N1) は入力 (V1) において、二重しきい値電圧を与えるように構成され、出力ノード (m1) において、比較的低い第一しきい値電圧レベルでダイナミック電流をスイッチし、比較的高い第二しきい値電圧レベルでスタティック電流をスイッチするところに改良点がある入力バッファー回路。

【請求項2】 比較的低い第一しきい値電圧レベルが 実質的にTTL入力しきい値電圧レベルにあり、さらに 20 比較的高い第二しきい値電圧レベルが実質的にCMOS 入力しきい値電圧レベルにある、

ところの請求項1記載の入力バッファー回路。

【請求項3】 プルアップ及びプルダウン回路(P1,N1)は、出力ノード(m1)においてデータ信号が高電位と低電位間を遷移するとき、比較的低い第一しきい値電圧レベルで出力ノード(m1)でのダイナミック電流をスイッチするために構成された第一ステージ出力プルアップとプルダウン回路(P1R,P1L,N1L)と、出力ノード(m1)においてデータ信号が静低電圧

(L) である間スタティック電流 (Iccr) を減らすために比較的高い第二しきい値電圧レベルで出力ノード (m1) を通るスタティック電流 (Iccr) をスイッチするようなプルアップ強化回路 (P1E, I3, I4) とから成る、

ところの請求項1記載の入力パッファー回路。

【請求項4】 プルアップ及びプルダウン回路(P1, N1)がインバータステージから成る、

ところの請求項3記載の入力バッファー回路。

【請求項5】 前記プルアップ回路(PI)はスタティック電流(Iccr)を制限する比較的チャネル幅の小さいPMOSである第一プルアップトランジスタ(PIR)と比較的大きい電流を流せる第二強化トランジスタ(PIE)から成り、

前記第一、第二プルアップトランジスタ(P1R, P1E)は高電圧パワーレール( $V_{ccq}$ )に並列に接続された主電流パスをもち、

さらにプルアップ電流が合流する第三PMOSトランジスタ (P1L) は並列に接続された第一及び第二プルアップトランジスタ (P1E, P1R) と出力ノード (m

1) で直列に接続され、

前記第一、第二及び第三のプルアップトランジスタ(PIR, PIE, PIL)が実質上協調して動作するように接続されている、

ところの請求項3の入力パッファー回路。

【請求項6】 第一及び第三プルアップトランジスタ (P1R, P1L) は入力 (V<sub>IX</sub>) に接続された制御ゲートノードを有し、さらに電流強化第二プルアップトランジスタ (P1E) のゲート制御ノードと入力 (V<sub>IX</sub>) と の間に接続された電流強化制御回路 (I3, I4) を含み、

前記制御回路(I3, I4)は、出力ノード(m1)においてLH 遷移時はスイッチ速度をあげるため強化ソース電流( $I_{SE}$ )を流すよう第二プルアップトランジスタ(P1E)をON し、静低電圧レベル信号(L)の時は、スタティック電流( $I_{CCT}$ )を減らすため第二プルアップトランジスタ(P1E)をOFF するように構成されている、ところの請求項 5 記載の入力バッファー回路。

【請求項7】 電流強化第二プルアップトランジスタ (PIE) のチャネル幅がスタティック電流を制限する 第一プルダウントランジスタ (PIR) のチャネル幅よりも実質的に大きく、

さらに第三プルアップトランジスタ (P1L) のチャネル幅が第一、第二プルアップトランジスタ (P1E、P1R) のいずれよりも大きい、

ところの請求項6記載の入力バッファー回路。

【請求項8】 電流強化制御回路は、第一及び第二プルアップトランジスタ(PIR, PIE)と実質上同位相で動作し、

30 第二プルアップトランジスタ (P1E) の動作中に小さなチャネル幅を持つ相補形PMOS及びNMOSトランジスタ (P3, N3; P4, N4) を順番につないだインバータCMOSステージ (I3, I4) から成る、ところの請求項6記載の入力バッファー回路。

【請求項9】 電流強化制御回路の相補形PMOS及び NMOSトランジスタ (P3, N3; P4, N4) は、入力 (V,x) に比較的高レベルの第二しきい値電圧が負荷されたとき、電流強化第三プルアップトランジスタ (P1 E) をスイッチするためにPMOS及びNMOSのチャ 40 ネル幅比を選んで形成されていて、

さらに、プルダウン回路 (N1) は、入力 ( $V_{IR}$ ) に比較的低レベルの第一しきい値電圧が負荷されたとき、出力ノード (ml) でのデータ信号電圧をスイッチする第一及び第三プルアップトランジスタ (PlR, PlL) ともに入力 ( $V_{IR}$ ) に接続された比較的大きいチャネル幅のプルダウントランジスタ (NlL) から成る、

ところの請求項8記載の入力パッファー回路。

50

【請求項10】 CMOSプルダウン回路(NI) は、比較的大きいチャネル幅のNMOSトランジスタ (N1L) から成り、

さらに、第一、第二及び第三プルアップトランジスタ (P1R, P1E, P1L) は、効果的チャネル幅の歪んだ (skewed)比のために、プルダウンントランジスタ (N1L) のチャネル幅より実質的に小さい効果的チャネル幅をもったプルアップトランジスタ (P1) と等価 回路であるように選ばれている、

ところの請求項8記載の入力パッファー回路。

【請求項11】 前記プルアップ回路(P1)は、比較的小さなチャネル幅をもちスタティック電流

( $I_{ccr}$ ) を制限するPMOS第一トランジスタ(PIR)と、比較的大きな電流を流せる電流強化第二プルアップトランジスタ(PIE) とから成り、

前記第一及び第二プルアップトランジスタ (P1R, P1 E) は、髙電位パワーレール (V.c.) に並列に接続された主電流パスをもち、

さらにプルアップ電流の合流するPMOS第三及び第四トランジスタ(P1LA, P1LB) は、出力ノード(m1)に並列に接続され、

前記第三プルアップトランジスタ(P1LA)は、第二 プルアップトランジスタ(P1E)に直列に接続され、 さらに、前記第四プルアップトランジスタ(P1LB) は第一プルアップトランジスタ(P1R)に直列に接続 され、

前記第一、第二、第三及び第四プルアップトランジスタ (P1R, P1E, P1LA, P1LB) は実質上協調して 動作するよう接続されている、

ところの請求項3記載の入力バッファー回路。

【請求項12】 プルアップ回路(P)の第二プルアップトランジスタ(P1E)は、第一及び第三トランジスタ(P1R, P1L)と実質上協調して動作する第二プ 30ルアップトタンジスタ(P1E)のための比較的小さいチャネル幅のPMOS及びNMOSトランジスタ(P3, N3; P4, N4)を含む相補形CMOSトランジスタから成る少なくとも一つのCMOSプルアップステージを通って入力(V<sub>18</sub>)に接続されている、

ところの請求項11記載の入力バッファー回路。

【請求項13】 電流強化制御回路の相補形PMOS及びNMOSトランジスタ(P3,N3; P4,N4)は、入力( $V_{1x}$ )において比較的高い第二しきい値電圧レベル時に電流強化第二プルアップトランジスタ(PIE)をスイッチするように、PMOSとNMOSのチャネル幅の比を選んで形成されていて、

さらにプルダウン回路(N1)は、入力( $V_{1R}$ )において比較的低い第一しきい値電圧レベル時に出力ノード (m1)のデータ信号の電位をスイッチするように第一、第三トランジスタ(P1R, P1L)とともに入力 ( $V_{1R}$ )に接続された比較的大きいチャネル幅を持ったプルダウントランジスタ(N1L)から成る、

ところの請求項12記載の入力パッファー回路。

【請求項14】 CMOSプルダウン回路(NI)

は、比較的大きいチャネル幅を持ったNMOSトランジ スタ(NIL)から成り、

さらに第一、第二、第三及び第四プルアップトランジスタ (P1R, P1E, P1LA, P1LB) は、効果的チャネル幅の歪んだ比のためにプルダウントランジスタ (N1L) のチャネル幅より十分に小さい効果的チャネル幅をもったプルアップトランジスタ (P1) と等価回路であるように選ばれている、

ところの請求項13記載の入力バッファー回路。

10 【請求項15】 それぞれのトランジスタのチャネル 幅の寸法とCMOSトランジスタのチャネル幅の寸法の 比は、第一しきい値電圧レベルが比較的低いTTLスイッチングしきい値電圧レベルを構成するように選ばれて いる、

ところの請求項14記載の入力バッファー回路。

【請求項16】 出力ノード (m1) に接続されたプルアップ及びプルダウン回路 (P1, N1) を有する入力パッファー回路の入力  $(V_{1K})$  での入力信号の緩衝方法であって、

20 出力ノードmlでのデータ信号の遷移のため比較的低い 第一しきい値電圧レベルで出力ノード (ml) において ダイナミック電流をスイッチし、

スタティック電流(Iccr)を制限するため比較的高い 第二しきい値電圧レベルで出力ノード(ml)において スタティック電流をスイッチする、

ところの緩衝方法。

【請求項17】 TTL第一しきい値電圧レベルでダイナミック電流をスイッチし、

またCMOS第二しきい値電圧レベルでスタティック電流をスイッチする、

ことを含む請求項16の方法。

【請求項18】 出力ノード (ml) において、LH 遷移時のスイッチ速度を増加させまた静低電位データ信号 (L) 時にはスタティック電流  $(I_{ctr})$  を減少させるTTLからCMOSに移行するための、入力  $(V_{IR})$  での、高電位 (H) と低電位 (L) の入力データ信号を緩衝する方法であって、 制限されたソース電流

(Is,) を発生させ、

並列な別個の強化ソース電流(Ise)を発生させ、

40 増加されたスイッチ速度で出力ノード (ml) でのLH 選移をもたらすため出力ノード (ml) に強化プルアップ電流 (Ist) を供給するよう制限ソース電流と強化ソース電流を組み合わせ、

さらに出力ノード (m1) でのHL 遷移時には強化ソース電流  $(I_{SE})$  をOFFさせ、

スタティック電流( $I_{ccr}$ )を減らすために出力ノード (m1) が静低電位データ信号(L)の時は強化電流 ( $I_{se}$ ) をOFFのままに保つ、

ところの緩衝方法。

50 【請求項19】 出力ノード (ml) においてHL遷

4

移させるため入力(V<sub>18</sub>) で比較的低い第一しきい値電 圧レベルの際出力ノード (ml) から大きい流出電流を 発生させ、

さらに入力( $V_{18}$ )で比較的高い第二しきい値電圧レベルの際に、強化電流( $I_{38}$ )をOFFさせる、

段階からなる請求項18の方法。

【請求項20】 第一スイッチしきい値電圧レベルが 比較的低いTTLスイッチしきい値電圧レベルであり、 第二スイッチしきい値電圧レベルが比較的高いCMOS スイッチしきい値電圧レベルである、

ところの請求項19の方法。

【請求項21】 出力においてLH遷移をなす段階は、前記比較的低い第一スイッチしきい値の時出力ノード(m1)で流出電流をOFFする前に、前記比較的高い第二スイッチイングしきい値の時、強化ソース電流(Ist)をONすることから成る、

ところの請求項20の方法。

【請求項22】 高電位と低電位データ信号を受け取る入力  $(V_{IR})$  とデータ信号を伝送する出力ノード (m + 1) を有するTTLからCMOSに移行する入力パッファー回路であって、

前記入力バッファー回路はソース電流用に出力ノード

(m1) に接続されたプルアップ回路P1と、出力ノード

(m1) から流出電流を流すために接続されたプルダウン回路 (N1) を有する入力ステージから成り、

前記プルアップとプルダウン回路は、入力(V<sub>1</sub>)に接続されたゲート制御ノードを有し、

出力ノード (ml) においてスイッチ速度を上げるため に遷移時に強化電流を流す一方で静低電位データ信号

(L)の間はスタティック電流(Iccr)を制限することを改良点とし、

前記プルアップ回路(P1)は、比較的小さいチャネル幅のスタティック電流(Iccr)を制限しているPMOS第一プルアップトランジスタ(P1R)と、比較的大きな伝導電流を流す強化第二プルアップトランジスタ(P1E)とから成り、

前記第一、第二プルアップトランジスタ(P1R, P1E)は、高電位パワーレール(Vccq)に並列に接続された主電流パスを有し、

さらにプルアップ電流が合流するPMOSプルアップト 40 ランジスタ (P1L, P1LA, P1LB) のうちの少な くともひとつが並列に接続された第一と第二プルアップ トランジスタ (P1E, P1R) の少なくともひとつと直 列に接続されていて、

前記第一プルアップトランジスタ (P1R) と、前記電 流が合流するPMOSプルアップトランジスタ (P1 L, P1LA, P1LB) の少なくともひとつが入力 (V 」、) と接続されたゲート制御ノードを有し、

電流強化制御回路 (I3, I4) は、入力 ( $V_{I*}$ ) と電流 強化第二プルアップトランジスタ (P1E) のゲート制

御ノードとの間につながり、

前記制御回路(I3, I4)はスイッチ速度を増加させる ため出力ノード(ml)においてLH遷移時に強いソー ス電流(I $_{se}$ )を伝送するよう第二プルアップトランジ スタ(PIE)がONし、

出力ノード(m1)において低い静電位レベルのデータ信号(L)の間スタティック電流(Iccr)を制限するため第三プルアップトランジスタ(P1E)をOFFさせるように構成されていて、

10 前記電流強化制御回路は、第二プルアップトランジスタ (P1E)を動作させるため実質上第一、第二プルアップトランジスタ (P1R, P1E)と協調して動く比較的小さいチャネル幅を持つ相補形PMOS及びNMOSトランジスタ (P3, N3; P4, N4)から順に成る、少なくともひとつのインバータCMOSステージから成る、ところの入力バッファー回路。

【請求項23】 電流強化制御回路の相補形PMOS及びNMOSトランジスタ(P3,N3;P4,N4)は、入力(V<sub>I</sub>)において比較的高い第二しきい値電圧レベ20 ルで電流強化第二プルアップトランジスタ(P1E)をスイッチさせるようにえらばれた、PMOSとMNOSのチャネル幅比によって形成されていて、さらに、プルダウン回路(N1)は、入力(V<sub>I</sub>)において比較的低い第一しきい値電圧レベルのときに出力ノード(m1)でデータ信号電位レベルをスイッチするために第一、第三プルアップトランジスタ(P1R,P1L)とともに入力(V<sub>I</sub>)に接続された比較的大きいチ

30 ところの請求項22の入力バッファー回路。

ら成る、

【請求項24】 それぞれのトランジスタのチャネル 幅の寸法及び相補形CMOSトランジスタのチャネル幅 の寸法の比は、第一しきい値電圧レベルがTTLスイッチングしきい値電圧レベル (V<sub>171</sub>)を構成するよう に、

ャネル幅をもったプルダウントランジスタ(NIL)か

また第二しきい値電圧レベルがCMOSスイッチングしきい値電圧レベル( $V_{1 \text{ CMOS}}$ )を構成するように選ばれている、

ところの請求項23の入力バッファー回路。

【請求項25】 CMOSプルダウン回路(N1)は、比較的大きなチャンネル幅のNMOSトランジスタ (N1L)から成り、

さらに第一、第二、及び少なくとも一つの電流が合流するプルダウントランジスタ(PIR, PIE, PIL, PILA, PILB)がTTL第一しきい値電圧レベルを確立するためのチャネル幅の歪み比のためにプルダウントランジスタ(NIL)のチャネル幅より実質的に小さい効果的チャネル幅のプルアップ回路(PI)と等価回路であるように選ばれている、

50 ところの請求項24の入力パッファー回路。

## 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、TTL論理の高及び低 電位レベルデータ信号を受け取るための入力とCMOS 論理の高及び低電位レベルデータ信号を伝送するための 出力を持つ新規な入力パッファー回路に関するものであ る。本発明は、スイッチ速度を増すために、入力でのH L 遷移に応答して中間出力ノードにおけるL H遷移中 に、強化されたダイナミックプルアップ電流を持つ、拡 大された第一ステージを備える。本発明はまた、入力で の定常高電位レベルデータ信号Hの間とそれに対応する 中間出力ノードにおける定常低電位レベルデータ信号し の間に、第一ステージを通って流れるプルアップ電流を 制限することによって、スタティック電流 Iccr を減少 させる。拡大された入力ステージは低いTTL第一しき い値電圧レベルにおいてデータ信号電圧レベルをスイッ チし、また高い特定の第二しきい値電圧レベルで強化プ ルアップ電流をスイッチする。拡大された第一ステージ の中でプルアップ電流は並列及び直列に連結された多数 プルアップトランジスタネットワークにより入力から制 20 御される。二重しきい値入力バッファー回路パラメータ は回路仕様に従って定め、プログラム可能である。

# [0002]

【従来の技術】第一及び第二CMOSインバータステー ジから成る従来技術である、CMOSへ移行するTTL 入力バッファー回路が図1に示される。第一インバータ ステージP1、N1は、入力Vixと中間出力ノードm1 の間に接続されている。第二インバータステージP2, N2は、中間出力ノードm1と出力Voorの間に接続され ている。インバータステージP1, N1及びP2, N2 は、高及び低電位パワーレールVcc。及びGNDQの間 に接続されている。例えば、5.0 Vの高電位パワーレ ールVcc。及び0Vの低電位パワーレールGNDQがC MOS論理の高及び低電位レベルを表している。

【0003】典型的に2.0Vから2.4Vが高電位 で、0.4 Vから0.8 Vが低電位であるTTLの高及 び低電位データ信号が入力V」、に与えられる。第一イン バータステージのPMOSプルアップトランジスタP1 と、NMOSプルダウントランジスタN1のそれぞれの チャネル幅の比は入力 $V_{i,k}$ において典型的に1.5Vの 40 る。 TTLスイッチしきい値電圧レベルを備えるように歪ん でいる。このTTLスイッチしきい値電圧を成し遂げる ために、チャネル幅の比P1/N1は典型的に1/4で ある。

【0004】入力VixでのTTL高電位レベルデータ信 号HへのLH遷移が、中間出力ノードmlにおいて低電 \*\*\* 位データ信号しを発生させるために、NMOSプルダウ ントランジスタN1を作動させる。しかしながら、TT L高電位信号Hは、中間ノードm1において定常低電位 データ信号レベルLの間、P1およびN1を通って流れ 50

る不必要なスタティック電流またはクローバー(crowba r)電流 Iccrを発生させる PMOS プルアップトランジ スタP1を、完全に停止させるには十分ではない。それ ゆえトランジスタP1はスタティック電流 Icc を浪費 している望ましくない電力を満足出来る特殊なレベルに 限定し制限するよう小さいチャネル幅で形成されてい る。

【0005】P1/N1のチャネル幅の典型値は、例え ばチャネル長が等しい場合 $25\mu/100\mu$ である。こ の歪んだ比及び小サイズのP1チャネル幅がスタティッ ク電流Iccrを特殊なレベルに限定している間、中間出 カノードmlでの低から高電位へのLH遷移は遅くな る。データ信号は、中間出力ノードm1において0Vと 5. 0 VのCMOS論理パワーレール電圧レベルに達す るが、速度の減少と、むだな電力浪費を伴う。

【0006】中間ノードmlは標準的な比の範囲、例え ば1/1から1/2のチャネル幅を持つように選ばれて いる第二CMOSインパータP2、N2を作動させる。 P2、N2のチャネル幅の一例はたとえば、チャネル長 が等しいとして $150\mu/150\mu$ である。標準的な比 のチャネル幅を持った第二CMOSインバータステージ P2、N2は例えば2.5VのCMOSしきい値電圧で スイッチし、出力VourにおいてCMOS論理への高及 び低電位データ信号の正常な移行を完成させる。 V。リブ での出力信号は他のCMOSまたはBICMOS回路を 動作させるのに有効である。

# [0007]

【発明が解決しようとする課題】従って、TTLからC MOSへ移行する入力パッファー回路の中の、第一イン バータステージのプルアップトランジスタの、減少した チャネル幅でのプルアップ電流パス(経路)の制限を解 消することが、本発明の課題である。本発明の目的は入 力でのHL遷移に応じた中間出力ノードのLH遷移中 に、スイッチ速度を増加させるため強化されたダイナミ ックプルアップ電流を与えることである。

【0008】同時にもう一つの発明の課題は、中間出力 ノードでの定常低電位データ信号しの間に第一ステージ を通って流れるプルアップ電流を、減少後のスタティッ ク電流が Icct の仕様に合うように制限することであ

#### [0009]

【課題を解決するための手段】これらの結果を達成する ため、本発明は拡大された第一ステージまたは入力ステ ージをもった、新規な入力パッファー回路を提供する。 第一ステージは入力において二重入力スイッチしきい値 電圧を持つよう構成されている。第一ステージの出力プ ルアップおよびプルダウン回路は、比較的低い第一しき い値電圧レベルでスイッチする。プルアップ強化回路は 比較的高い第二しきい値電圧レベルでスイッチする。

【0010】本発明の好適実施例により、拡大された第

ーステージの第一ステージ出力プルアップ及びプルダウン回路は、出力ノードにおいて高電位と低電位レベルの間でデータ信号が遷移するために出力ノードmlで比較的低い第一しきい値電圧レベル時にダイナミック電流をスイッチするよう形成されている。プルアップ強化回路は出力ノードmlにおいて静低電位レベルのデータ信号の間、スタティック電流 Iccr を減少させるために比較的高い第二しきい値電圧レベルで中間出力ノードmlを通るスタティック電流 Iccr をスイッチするように形成されている。比較的低い第一しきい値電圧レベルは実質 10上TTL入力スイッチしきい値に設定され、一方比較的高い第二しきい値電圧レベルは実質上CMOS入力スイッチしきい値に設定されている。

9

【0011】従って、一般的にいって、本発明は一つの出力ノードに接続された第一ステージ出力プルアップ及びプルダウン回路を持つ入力バッファー回路の入力において入力データ信号を緩衝する新規な方法を提供する。その方法は比較的低い第一しきい値電圧レベルで第一ステージ出力プルアップ及びプルダウン回路をスイッチする段階と、比較的高い第二しきい値電圧レベルでプルア 20ップ強化回路をスイッチする段階を含む。

【0012】好適な本方法は、出力ノードにおいてデータ信号の遷移のため第一しきい値電圧レベルで出力ノードにダイナミック電流をスイッチすることと、スタティック電流 Iccr を減少させるために第二しきい値電圧レベルで出力ノードにおいてスタティック電流をスイッチすることを企図する。第一ステージ出力プルアップ及びプルダウン回路はTTL入力スイッチ第一しきい値電圧レベルでスイッチするよう形成され得るし、またプルアップ強化回路はCMOS入力スイッチング第二しきい値 30電圧レベルでスイッチするよう形成され得る。

【0013】好適なとして、本発明は比較的小さいチャネル幅でスタティック電流を制限するPMOS第一プルアップトランジスタと、比較的大きい電流を導くダイナミック電流を強化する第二プルアップトランジスタを含んだ、拡大された第一ステージプルアップ回路P1を持ったTTLからCMOSに移行する入力バッファー回路を提供する。第一及び第二プルアップトランジスタは、高電位パワーレールに並列に接続された一次電流パスを持つ。プルアップ電流の合流するPMOS第三プルアップトランジスタは並列に接続された第一及び第二プルアップトランジスタと直列に中間出力ノードに接続されている。第一、第二及び第三プルアップトランジスタと直列に中間出力ノードに接続されている。第一、第二及び第三プルアップトランジスタは入力バッファー回路中で実質上同位相で動作するよう接続されている。

【0014】本発明により、第一及び第三プルアップトランジスタは入力に接続されたゲート制御ノードを有し、第一ステージの出力プルアップ及びプルダウン回路の一部を形成している。本発明はまた、入力と電流強化第二プルアップトランジスタの間に接続された、ダイナ 50

ミック電流を増強しスタティック電流を減少させる制御回路を提供する。その制御回路はスイッチング速度を増加させるために中間出力ノードmlでのLH遷移の間、増強されたソース電流を伝送するため第二プルアップトランジスタをONさせるように構成されている。制御回路はまたスタティック電流 Iccrを減少されるため中間出力ノードmlにおいて静低電位レベルデータ信号Lの間、第二プルアップトランジスタをOFFさせるように構成されている。

【0015】好適例として、ダイナミック電流を増強しスタティック電流を減少させる制御回路は、第一及び第二インバータCMOSステージにより与えられる。インバータステージの制御回路は第一及び第二プルアップトランジスタと実質上同位相で動作し、第二プルアップトランジスタの動作を早めるための小さいチャネル幅の相補形PMOS及びNMOSトランジスタから成る。インバータステージの制御回路の相補形PMOS及びNMOSトランジスタのチャネル幅は、入力における比較的高い第二しきい値電圧レベルでスタティック電流を制御する電流強化第二プルアップトランジスタをスイッチするように選ばれたPMOS及びNMOSのチャネル幅の比により形成されている。

【0016】入力ステージの出力プルアップ及びプルダ ウン回路は、比較的大きいチャネル幅のプルダウントラ ンジスタによって与えられるプルダウン回路を含む。大 きいチャネル幅のプルダウントランジスタは、中間出力 ノードmlにおいて比較的低い第一しきい値電圧レベル 時に、データ信号電位レベルの遷移を起こさせるための ダイナミック電流をスイッチするため、第一及び第三プ ルアップトランジスタとともに入力に接続されている。 【0017】本発明の入力パッファー回路の第一ステー ジまたは入力ステージにおける二重しきい値電圧の特徴 は、第二プルアップトランジスタを通る強化プルアップ 電流が、データ信号電圧レベルのスイッチとは別に制御 されているということである。ダイナミック電流を強化 する第二プルアップトランジスタのチャネル幅または電 流伝導能力は、スタティック電流を制限している第一プ ルアップトランジスタのチャネル幅より十分に大きい。 第二プルアップトランジスタがOFFしている間は完全 に第一プルアップトランジスタを通って流れるスタティ ック電流 Icc は特殊な許容レベルに制限されている。 第三プルアップトランジスタのチャネル幅は中間出力ノ ードm1においてLH遷移の間強化されたプルアップ電 流と制限されたプルアップ電流を連結するため第一、第 二のいずれのプルアップトランジスタのチャネル幅より 大きい。

【0018】本発明により入力バッファー回路の第一ステージの第一、第二及び第三プルアップトランジスタは、第一ステージプルダウントランジスタ回路N1のチャネル幅または電流伝導能力より十分に小さい効果的な

チャネル幅または電流伝導能力をもった、等価プルアップ回路P1を第一ステージプルアップ回路に対して与えるように選ばれている。たとえば1/4程度の、効果的なプルアップチャネル幅とプルダウンチャネル幅とのこの歪んだ(skewed)比は、例えば1.5Vでデータ信号電圧レベルの遷移をおこすためのダイナミック電流をスイッチするような希望のTTL第一スイッチしきい値電圧レベルを入力に与える。同時にインバータステージの制御回路の相補形PMOS及びNMOSトランジスタのチャネル幅の比は、例えばスタティック電流を制御する10ために2.5Vから3.4Vの範囲の高い特殊なしきい値電圧レベルで第二プルアップトランジスタを通って流れるダイナミック強化プルアップ電流をスイッチするよう選ばれている。

【0019】本発明によるこの入力インバータステージの有利な点は、電流強化第二プルアップトランジスタが、入力でのHL遷移に応じた中間出力ノードでのLH遷移のスイッチ速度を増加させるための、十分に増強されたプルアップ電流を与えるということである。同時にスタティック電流を制限している第一プルアップトランジスタは、中間出力ノードにおいて定常的低電位レベルの信号Lの間、スタティック電流を満足できる回路仕様に制限する。

【0020】本発明のもう一つの特徴は、入力ステージのプルアップ回路P1とプルダウン回路N1との効果的なチャネル幅比が、入力でのHL遷移に応じた中間出力ノードにおけるLH遷移のダイナミックなスイッチの間にほぼ標準的な歪み比1/4の値で動作する、という点である。さらに効果的なチャネル幅の絶対値は実質的に大きく、例えば、従来の入力インバータステージの絶対30チャネル寸法より四倍も大きい、と言うのは伝播遅延の十分な減少とスイッチ速度の十分な増加のためである。しかしながら中間出力ノードにおいて定常低電位レベルデータ信号Lの間に、入力ステージのプルアップ回路とプルダウン回路の効果的なチャネル幅の比は、要求される回路仕様に合うようスタティック電流Icctを抑制するため十分により小さく、例えば1/8から1/16の範囲の値で動作する。

【0021】本発明の利点は、入力バッファー回路の入力ステージのCMOSトランジスタのそれぞれのチャネ 40ル寸法及びチャネル幅比は、回路仕様に従った回路動作パラメータの大部分をプログラムするために計測し選択することが可能である点である。例えば、第一及び第二二重しきい値電圧レベルは、一対の相補形PMOSとNMOSトランジスタのために選ばれたチャネル幅比に従って、また入力ステージプルアップ及びプルダウン回路P1、N1の効果的なあるいは等価なチャネル比に従ってプログラム可能となり得る。さらにチャネル寸法の絶対的なサイズは所望のプルアップ及びプルダウン電流駆動、伝播遅延、及びスイッチ速度を達成するように選ぶ 50

ことが可能であろう。

【0022】本発明の他実施例において、プルアップ電流の合流する第三プルアップトランジスタ変数は、電流集合PMOS第三プルアップトランジスタと第四プルアップトランジスタの間に分割される。第三プルアップトランジスタは、電流強化第二プルアップトランジスタと直列に接続されている。第四プルアップトランジスタは、スタティック電流を制限する第一プルアップトランジスタと直列に接続されている。プルアップ電流の合流する第三及び第四プルアップトランジスタは、拡大された第一ステージの出力ノードmlへ一次電流パスとともに並列に接続されている。この回路配置の有利な点は、第一プルアップトランジスタと集合第四プルアップトランジスタの間の節点容量が、早いダイナミックなスイッチ速度で減少するということである。

【0023】本発明はCMOS及び、バイポーラとCMOSを連結したBICMOS回路の両方に適用可能である。他の実施例がCMOSとBICMOS回路の両方について述べられている。本発明の他の課題、特徴及び利20点は以下の詳細と添付した図面に示されている。

[0024]

【実施例】本発明によるTTLからCMOSに移行する入力バッファー回路は図3に示された簡略化された等価回路図とともに、図2に図示されている。入力インバータステージP1、N1のためのプルアップトランジスタ回路P1は、並列及び直列に接続された複雑な多数のPMOSトランジスタネットワークP1R、P1E、P1Lと置き換えられている。スタティック電流を制限する第一プルアップトランジスタP1R及び電流強化第二プルアップトランジスタP1Eが、主電流パスとともに高電位パワーレールVccoに並列に接続されている。プルアップ電流の合流する第三プルアップトランジスタP1Lは、主電流パスをもった第一インバータステージより並列に接続されたトランジスタP1R、P1Eと中間出力ノードm1へ直列に接続されている。

【0025】スタティック電流を制限している第一プルアップトランジスタP1R及びソース電流を連結する第三プルアップトランジスタP1Lのゲート制御ノードは、TTLデータ信号電圧レベルの入力Vixに直接接続されている。プルダウントランジスタN1Lを伴ってプルアップトランジスタP1R及びP1Lは、第一ステージ出力プルアップ及びプルダウン回路を形成している。【0026】プルアップ電流強化の第三プルアップトランジスタP1Eのゲート制御ノードは、この後述べられる制御回路I3、I4を通って入力Vixに接続されている。制御回路は中間出力ノードm1においてLH遷移の間第二プルアップトランジスタP1EをONさせ、さらにノードm1において定常高データ信号Hの間トランジスタP1Eを保持する。プルアップトランジスタP1E および制御回路インバータステージI3、I4は第一ス

テージプルアップ強化回路を形成する。

【0027】第一プルアップトランジスタP1Rは図1の従来技術の回路のプルアップトランジスタP1と同等の比較的小さいチャネル幅、例えば25 $\mu$ をもち、続いて起こるスタティック電流 $I_{\text{cct}}$ を制限するため制限されたソース電流 $I_{\text{st}}$ のみを生成する。ゲート制御ノードは直接入力 $V_{\text{lt}}$ に接続されているため、TTL論理の高データ信号が入力 $V_{\text{lt}}$ に与えられた時、それはCMOS高電位パワーレール電圧 $V_{\text{cct}}$ までは引き上げられない。不完全な停止は、第一プルアップトランジスタP1 10 Rを通って流れるスタティック電流 $I_{\text{cct}}$ に帰着する。

13

【0028】並列の電流強化プルアップトランジスタP1 Eは、ソース電流を増加させるため比較的大きい強化ソース電流  $I_{\mathfrak{s}\mathfrak{s}}$  を生成するよう比較的大きいチャネル幅、例えば $175\mu$  を備えている。入力 $V_{\mathfrak{l}\mathfrak{s}}$  での信号が低電位レベル信号Lのとき、P1 Eはソース電流の準備ができる。入力 $V_{\mathfrak{l}\mathfrak{s}}$  でのHL遷移に応じて、P1 Eは大きい強化ソース電流を生成し、中間出力ノードm1におけるLH遷移をスピードアップさせる。直列に接続された第三プルアップトランジスタP1 Lは中間出力ノードの1において大きい強化プルアップ電流  $I_{\mathfrak{s}\mathfrak{s}}$  を伝送ため、制限されたソース電流  $I_{\mathfrak{s}\mathfrak{s}}$  と強化ソース電流  $I_{\mathfrak{s}\mathfrak{s}}$  を 調節し連結するよう十分大きいチャネル幅、例えば $200\mu$  が与えられている。

【0029】プルダウン回路N1は、比較的大きいチャネル幅のNMOSプルダウントランジスタN1Lにより与えられる。プルアップおよびプルダウン回路P1、N1のトランジスタはそれぞれについて以下のような大きさで作られている。全てのプルアップトランジスタが伝導状態にあるとき、プルアップトランジスタネットワクP1R、P1E、P1Lの等価回路チャネル幅は、等価プルアップ回路のチャネル幅とプルダウントランジスタN1Lのチャネル幅比が例えば1/4で入力ステージでの比を与えるよう選ばれている。これは入力 $V_{1x}$ においてほぼ1.5Vの所望のTTLスイッチしきい値電圧レベルを確立する。表1に要約された例の中でプルアップネットワークP1R、P1E、P1Lと等価プルアップの路のチャネル幅は100 $\mu$ である。トランジスタN1Lのチャネル幅は400 $\mu$ である。

【0030】図2と図3の回路がプルアップ及びプルダウン回路P1,N1に対し、図1の従来技術回路より実質的に大きなチャネル幅を可能にすることは確かである。表1の例の中で入力インバータステージの電流駆動能力は大きい出力の負荷能力と速いスイッチ速度のために図1のそれの四倍である。

【0031】入力V<sub>1</sub>xでのTTL高電位データ信号に応じて中間出力ノードm1での低電位データ信号Lが定常である間、ダイナミック電流強化第二プルアップトランジスタP1Eは、以下に述べられているように完全に停止している。その結果、不要なスタティック電流は25 50

 $\mu$ のチャネル幅の第一プルアップトランジスタP1Rに限定される。ゆえに、不所望なスタティック電流は図1の回路と仕様が等しく限定される。従って、図2の回路に対しプルアップ及びプルダウン回路P1,N1の効果的チャネル幅比はスタティック電流状態の間1/16である。この結果を達成するため制御回路I3,I4の動作は表1の例に関して述べられている。

#### 【表1】

表 1 トランジスタのチャネル幅

| PlR | 25μ       |
|-----|-----------|
| P1E | $175\mu$  |
| PIL | $200\mu$  |
| N1L | $400\mu$  |
| P 3 | 20μ       |
| N 3 | 6 μ       |
| P 4 | $6-12\mu$ |
| N 4 | $6-12\mu$ |
| P 2 | $150\mu$  |
| N 2 | $150 \mu$ |

【0032】PMOSトランジスタP1Eのゲートノー ドにおける制御回路は、二つのインパータ回路 I 3, I 4から成る。インバータステージ I 3は、一対の相補形 CMOSトランジスタP3, N3から成り、さらに、イ ンパータステージI4は、相補形CMOSトランジスタ P4, N4から成る。インバータステージCMOSトラ ンジスタP3、N3、P4、N4の絶対チャネル幅のサ イズは、速いスイッチのため小さく、その結果、強化第 ニプルアップトランジスタP1Eは、入力VINIxに直 接接続された第一及び第三プルアップトランジスタP1 R、P1Lと実質上協調して動作する。しかしながら、 制御回路の相補形CMOSトランジスタのそれぞれのチ ャネル幅の比P3/N3は、第二プルアップトランジス タP1Eとダイナミックな強化プルアップ電流 Ise をO NとOFFにスイッチするための、高い第二スイッチし きい値電圧レベルを与えるように選ばれている。表1の 例のなかで、チャネル幅比P3/N3は、入力において 第二しきい値電圧レベルを例えば2.5 Vから3.4 V の範囲で形成するために歪められている。入力ノードV 」、及び出力ノード Vour でのデータ信号電圧レベルは、 このようにほぼ1.5Vの低いTTL第一しきい値電圧 でスイッチし、一方第二プルアップトランジスタP1E を通るプルアップ強化電流は、ほぼ2.5 Vから3.4 Vの高いCMOS第二しきい値電圧でスイッチする。

【0033】入力V<sub>II</sub>での低から高へのデータ信号の遷移LHとともに、大きいNMOSプルダウントランジスタN1LがONし、中間出力ノードm1でのHL遷移を、最後に出力V<sub>OUT</sub>でLH遷移を起こす。スイッチは図5のグラフに図示されているように、ほぼ1.5Vの

40

15

比較的低いTTL第一スイッチしきい値電圧レベルで起 こる。プルダウントランジスタN1LがONするとスタ ティック電流の最大値への立ち上がりがある、なぜなら プルアップ回路P1のプルアップトランジスタ網P1 R. P1E, P1Lは入力 $V_{LX}$ において前の低データ信 号状態L以来すでにONしていたためである。入力で電 圧レベルが上がるにつれ、入力Vixに直接接続されたゲ ートノードをもつ第一及び第三プルアップトランジスタ P1R, P1Lは図5のグラフに示されているようにク ローバー電流を減少させながらOFFし始める。

【0034】入力V」、でデータ信号レベルが比較的高い CMOS第二スイッチしきい値電圧レベルまで上がる と、制御回路インバータステージ I 3, I 4は、電流強 化第二プルアップトランジスタP1EをOFFさせる。 インバータステージ [4のPMOSトランジスタP4 は、ダイナミック電流強化プルアップトランジスタP1 Eのゲートノードを高電位パワーレールVccgのCMO S高電位レベルまで持ち上げる、それで完全にOFFす る。トランジスタP1Eにはスタティック電流は流れな い。図5のグラフに示されているように、第一プルアッ プトランジスタP1Rを通って流れるスタティック電流 の、最小許容レベルまで下がったスタティック電流 I 、、、の最後の落ち込みが見られる。 スタティック電流を 制限するプルアップトランジスタP1Rのチャネル幅寸 法は、それゆえ回路の仕様に合うよう選択することがで きる。

【0035】図5のグラフは、図1の従来技術の回路と 図2の新規な回路におけるクローバー電流の比較を示 す。標準化された Iccr の測定及び試験のために、3. 4 Vの高電位レベル信号Hが図5のグラフに示されたI ...の測定のため入力 V., にかけられる。図1の回路に おける結果は、入力ステージプルアップトランジスタP 1の二つの違ったチャネル幅寸法値として示されてい る。図2の回路は比較的大きなチャネル幅寸法(100 μ) のプルアップ回路 P 1 によって供給された大ダイナ ミックスイッチ電流の利点と比較的小さいチャネル幅寸 法(25µ)のプルアップ回路P1による制限されたス タティック電流の優位性を結合するという点は明らかで ある。インバータステージI3を通過する付加的なI cctの小さい成分である Ipreもまた図 5 のグラフに示さ れている。

【0036】図1と図2のそれぞれの回路の伝播遅延の 比較は図4に示されている。図2の回路は、ほぼ10% のスイッチ速度の増加に伴い、少ない時間間隔の内にデ ータ信号のスイッチ遷移を起こし、完了させる。これは プルアップ回路P1とプルダウン回路N1のチャネル幅 比がほぼ100/400であること、つまり図1の従来 技術より四倍大きいことと同等の増大したダイナミック 電流駆動によって成し遂げられる。またスタティック電 流 Iccr は、図1の小さいチャネル幅寸法のプルアップ トランジスタP1と等しいレベルに制限される。

【0037】チャネル寸法の絶対値、及びCMOSトラ ンジスタの組のチャネル幅比は、特殊な回路仕様に要求 されているダイナミック電流とスタティック電流を達成 するように決定可能であり、プログラム可能である。十 分に大きいダイナミック電流と同様の制限されたスタテ ィック電流 Iccrを有する入力パッファー回路の例は表 2に示されている。

#### 【表2】

表 2 チャネル幅の値

| P1R | $25 \mu$ |
|-----|----------|
| P1E | 375μ     |
| P1L | $400\mu$ |
| N1L | 800μ     |

【0038】図2及び図3の回路の中で、第一ステージ プルアップとプルダウン回路P1、N1、及び第二ステ ージP2、N2は、別々の高及び低電位パワーレールV 、、、、V、、、とGNDQ、GNDPに接続されている。そ のような分割パワーレールは任意であり、入力及び出力 ステージの間の雑音を解消する。パワーレールは完全に 分かれているであろう。または、択一的に、"静かな (quiet)" (Vcco, GNDQ) と "うるさい (noisy)" (Van. GNDP) パワーレールそれぞれの分断は例 えばスプリット鉛か鉛フレームを使ってなすことが可能 である。(参照:U.S. Patent No.5,065,224 issued No vember 12, 1991.)

【0039】図2及び図3のCMOS入力パッファー回 30 路は、CMOSとバイポーラトランジスタの両者を合体 させたBICMOS回路仕様に変形可能である。図6の 例の中で電流強化第二プルアップトランジスタP1E は、バイポーラNPNトランジスタP1E(NPN)に 置き換えられている。NPNパイポーラトランジスタP 1E (NPN)の使用は、図6に示される制御回路 I 3、 I 4 のうち一つのインパータステージ I 4 の除去を 可能にする。図3の入力パッファー回路の他のすべての 素子はそのまま残っている。なぜならNPNバイポーラ トランジスタP1E (NPN) はベースノードにおける 低電位データ信号に応じてOFFするために、ただ一つ の制御回路インバータステージ I 3をもった第一及び第 三PMOSプルアップトランジスタP1R、P1Lと同 位相で動作するからである。

【0040】図7のBICMOS回路変形例において、 PMOS電流強化第二プルアップトランジスタP1E は、PNPバイポーラトランジスタP1E(PNP)に 置き換えられている。PNPパイポーラトランジスタは その動作の論理においてPMOSトランジスタと類似 し、ベースノードにおいて低電位レベルデータ信号に応 50 じて〇Nする。制御回路 I 3、 I 4の両方のインバータ

18

ステージはそれゆえ第一及び第三PMOSプルアップトランジスタP1R、P1Lと協調して動くPNPバイポーラトランジスタP1E (PNP)の動作のために維持されている。図7の回路の残りの部分は図3の入力バッファー回路と同じである。入力バッファー回路のさらにBICMOS回路への変形は、第二ステージまたは出力ステージCMOSトランジスタP2、N2がバイポーラプルアップ及びプルダウントランジスタに置き換えられ得ることである。

【0041】図2及び図3の入力バッファー回路の他の 10 実施例は図8の部分回路図に図示されている。この例に おいて、図2及び図3のPMOS第三プルアップトラン ジスタのプルアップ電流の合流変数は、図8に示される 電流合流第三及び第四プルアップトランジスタP1LA とP1LBの間に分割されている。電流合流第三プルア ップトランジスタP1LAは、電流強化第二プルアップ トランジスタP1 Eと直列に接続されている。電流合流 第四プルアップトランジスタP1LBは、スタティック 電流を制限する第一プルアップトランジスタP1Rと直 列に接続されている。第三及び第四プルアップトランジ 20 スタP1LA、P1LBは中間出力ノードmlへ順に並 列に接続されている。図8の回路構成の利点は、第一プ ルアップトランジスタP1Rと第四プルアップトランジ スタP1LBの間の中間出力ノードm2における容量を 減少させるということである。ノードm2でのこの減少 した容量は中間出力ノードmlにおけるダイナミックな スイッチ速度を改善する。

【0042】本発明は特定の実施例に関して述べられて 来たが、以下の請求項の範囲内ですべての変形及び同等 なものを包含するものである。

#### 【図面の簡単な説明】

【図1】TTLからCMOSに移行する入力バッファー回路の従来技術の回路図である。

【図2】本発明に従うTTLからCMOSに移行する入 カバッファー回路の詳細な回路図である。

【図3】図2のTTLからCMOSに移行する入力パッ

ファー回路の簡略化した回路図である。

【図4】図1と図2の回路の伝播遅延を比較したグラフである。


【図5】図1の回路での、プルアップ回路PMOSトランジスタにおける、チャネル幅値の違いによる比較を含んだ、スタティック電流 Iccr 値での、入力スイッチしきい値電圧レベルを図1と図2の回路で比較したグラフである。

【図6】PMOS電流強化第二プルアップトランジスタP1EをバイポーラNPNトランジスタP1E(NPN)に置き換えた、図2と図3の入力バッファー回路のBICMOS回路への修正としての部分回路図である。【図7】PMOSダイナミック電流強化第二プルダウントランジスタP1EをバイポーラPNPトランジスタP1E(PNP)に置き換えた図2と図3の入力バッファー回路のもう一つのBICMOS回路への修正としての部分回路図である。


【図8】 プルダウン電流の合流する第三プルアップトランジスタP1Lの変数が並列に接続されたプルアップ電流の合流する第三及び第四トランジスタP1LA, P1LBの間で分割されるところの図2及び図3の入力バッファー回路の他の回路の修正を示す部分回路図である。 【符号の説明】


| $V_{1N}$                                   | 入力            |
|--|---------------|
| $V_{\mathfrak{o}\mathfrak{v}\mathfrak{t}}$ | 出力            |
| $V_{ccq}$                                  | 高電位パワーレール     |
| GNDQ                                       | 低電位パワーレール     |
| m 1  | 中間出力ノード       |
| m 2  | 中間出力ノード       |
| P 1  | プルアップトランジスタ   |
| N 1  | プルダウントランジスタ   |
| P 1 R                                      | プルアップトランジスタ   |
| P 1 E                                      | 強化プルアップトランジスタ |
| I 3  | 制御回路          |
| I 4  | 制御回路          |
|  |               |


[図6]




[図7]










【図4】
TTLからCMOSへ移行する入力回路の交流伝搬遅延



【図5】

入力スイッチしきい値& I ccs値

